El 5 de noviembre de 2026, IBM anunció la puesta en marcha de una plataforma de pruebas para la corrección de errores cuánticos. La instalación, ubicada en Poughkeepsie, Nueva York, reúne un procesador cuántico de IBM y un sistema de computación de alto rendimiento equipado con hardware de AMD. La proximidad física reduce el tiempo que tardan las mediciones en llegar al sistema que las analiza.
La latencia importa cuando un sistema tiene un plazo para reaccionar. En una mesa de casino en directo, una apuesta enviada desde mi cuenta 1xbet debe llegar antes de que se cierre la ronda. En el experimento cuántico, el plazo depende del ritmo al que se realizan las mediciones necesarias para detectar errores.
Cómo se reparten el trabajo las dos máquinas
El procesador cuántico ejecuta el circuito y genera las mediciones. El sistema clásico recibe esos datos y ejecuta un decodificador, el programa que los interpreta para estimar qué errores se han producido. La interfaz de IBM permite acceder a las mediciones sin procesar y controlar en qué momento del circuito se toman.
| Componente | Función en los experimentos |
| IBM Quantum Nighthawk r2 | Ejecuta circuitos en un procesador de 120 cúbits físicos |
| AMD EPYC de quinta generación | Aporta capacidad de cómputo de propósito general al sistema Umbra |
| AMD Instinct MI355X | Aporta capacidad de procesamiento en paralelo mediante las GPU de Umbra |
Las GPU de Umbra permiten entrenar y evaluar decodificadores a gran escala. Los equipos pueden probar allí distintos decodificadores y estudiar cuánto procesamiento exige cada código de corrección. El procesador cuántico conecta los cúbits en una retícula cuadrada, una disposición que permite organizar las comprobaciones entre vecinos en códigos que requieren interacciones locales.
El tiempo que tiene el decodificador
Un código de corrección distribuye la información de un cúbit lógico entre varios cúbits físicos. Las comprobaciones repetidas producen señales llamadas síndromes, que dan pistas sobre posibles fallos sin leer directamente la información protegida. El decodificador analiza esas señales y determina cómo compensar el error más probable. Para que el código resulte útil, la protección obtenida debe compensar los errores adicionales que introducen las propias comprobaciones.
Acortar la comunicación entre equipos resuelve una parte del problema. Si el decodificador tarda demasiado en analizar las mediciones, los datos pueden acumularse entre una ronda y la siguiente. La plataforma permite separar y medir los distintos tiempos del proceso. Los investigadores pueden comparar tres medidas complementarias.
• El tiempo que transcurre desde la medición hasta que los datos llegan al sistema clásico.
• La velocidad a la que cada decodificador puede interpretar un flujo continuo de síndromes.
• La tasa de errores lógicos obtenida con distintos códigos y recursos de cómputo.
En una mesa de casino en directo, el vídeo y la confirmación de la apuesta siguen recorridos distintos. La imagen llega desde la mesa hasta la pantalla del usuario. La confirmación depende del tiempo que tarda la jugada en llegar al servidor y de lo que tarda este en enviar la respuesta. El vídeo puede seguir reproduciéndose mientras llega la confirmación.
Pruebas con mediciones del procesador cuántico
El anuncio llega después de que IBM y AMD ensayaron la decodificación con hardware clásico de AMD. La nueva instalación permite estudiar la decodificación con datos del procesador cuántico durante el cálculo, ajustar el momento de las mediciones y probar operaciones que se ejecutan en función de sus resultados.
En aplicaciones científicas como la simulación de reacciones químicas, el cálculo debe conservar la información durante una secuencia de operaciones. Los cúbits lógicos protegidos mediante códigos de corrección permiten estudiar cómo prolongar ese cálculo bajo distintas condiciones de ruido.
Con los dos sistemas ya instalados, los investigadores pueden repetir una prueba con el mismo circuito y cambiar solo el decodificador. Así podrán comprobar si una mejora en la velocidad de cálculo se traduce en menos errores en la información que el circuito debe preservar.